(51) Int. Cl.

## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11-233652

(43) Date of publication of application : 27.08.1999

H01L 21/8247 H01L 29/788 H01L 29/792

H01L 27/115

(21) Application number: 10-028142 (71) Applicant: NEC CORP

(22) Date of filing: 10.02.1998 (72) Inventor: INOUE AKIRA

SUGAWARA HIROSHI


### (54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

## (57) Abstract:

PROBLEM TO BE SOLVED: To suppress delays due to drain resistance and to execute an operation at higher speed in a memory cell at a distance from a (a) contact by sharing a drain in a plurality of the memory cells, and providing a silicide layer on the surface of the drain.

SOLUTION: A source line and a drain line are formed in common to a plurality of memory transistors in a single memory cell column. The source line is constituted of a common source constituted of a source 107 and an impurity region 107a, and a silicide layer 110a formed on the source. The drain line is constituted of a common drain, constituted of a drain 108 and an impurity region 108a and a silicide layer 110b formed on the common drain. The common source and the common drain, in which the silicide layers 110a and 110b are formed, are formed in common with the

respective transistors in a single memory cell column, and they have become a part of the bit line. As a result, hindrance to high-speed operation will be eliminated.



[Date of request for examination]

10.02.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted

registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

28. 12. 2001

3264241

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平11-233652 √

(43)公開日 平成11年(1999)8月27日


(51) Int.Cl. <sup>6</sup>		識別記号	FΙ						
H01L 21	/8247		H01L	29/78 27/10		371			
29	/788 /792 /115						434		
			審查記	背求 2	有	請求項	夏の数 7	OL	(全 7 ]
(21)出願番号	特願	<b>[平</b> 10-28142	(71)出願人		)0042 <b>本電</b> 気	37 3株式会	社		
(22)出顧日	平成	₹10年(1998) 2月10日		東京都港区芝五丁目 7		番1号			
			(72)発明者	手 井_	上 遢	Ą			
					京都港 会社内		订目7	番1号	<b>尺</b> 軍本日
			(72)発明者	<b>首</b>	東東	E			
					京都港 会社内		订目7	番1号	日本電気
			(74)代理人	. 弁理	里士	山川	政樹		

## (54) 【発明の名称】 半導体装置およびその製造方法

### (57)【要約】

【課題】 より高速に動作できるようにすることを目的とする。

【解決手段】 下部電極104a上には保護膜109を備えておき、ここにはシリサイド層が形成されない状態としておき、ソース107およびドレイン108表面にシリサイド層110bを形成する。



1

#### 【特許請求の範囲】

【請求項1】 第1導電形の半導体基板上にゲート絶縁 膜を介して周囲より絶縁されて形成されたフローティン

前記フローティングゲート上に分離絶縁膜を介して形成 された制御ゲートと、前記フローティングゲート両脇の 前記半導体基板に形成された第2導電形の不純物が導入 されたソースおよびドレインと、

前記ドレイン領域表面に形成されたシリサイド層とから 構成されたメモリセルを備えたことを特徴とする半導体 10 前記高融点金属の膜を除去した後、前記保護膜および前 装置。

【請求項2】 請求項1記載の半導体装置において、 前記ドレイン領域表面に加えて前記ソース領域表面に形 成されたシリサイド層を備えたことを特徴とする半導体 装置。

【請求項3】 請求項1または2記載の半導体装置にお いて、

前記フローティングゲートは、

前記ゲート絶縁膜に接して前記ゲート絶縁膜の幅に形成 された下部電極と、

前記下部電極上に前記下部電極に接して前記ソースおよ びドレイン上の領域にまで延在して形成された上部電極 とから構成されていることを特徴とする半導体装置。

【請求項4】 請求項1~3いずれか1項記載の半導体 装置において、

前記メモリセル複数が、前記ソースおよびドレインを共 通して配置され、

前記制御ゲートは前記ソースおよびドレインの延在方向 と垂直な方向に延在して配置されていることを特徴とす る半導体装置。

【請求項5】 請求項4記載の半導体装置において、 前記ソースもしくはドレインの1カ所において、前記メ モリセル複数に共通のコンタクトが形成され、前記コン タクトを介して前記ソースもしくはドレインからの引き 出し電極が接続されていることを特徴とする半導体装 置。

【請求項6】 請求項1~5いずれか1記載の半導体装 置において、

前記半導体基板上の前記メモリセルが形成されていない 領域に、ゲート絶縁膜を介して形成されたゲート電極, および、前記ゲート電極両脇の前記半導体基板に形成さ れた第2導電形の不純物が導入されたソースおよびドレ インから構成されたトランジスタを備え、前記トランジ スタのソースおよびドレイン加えて前記ゲート電極上に シリサイド層が形成されていることを特徴とする半導体 装置。

【請求項7】 第1導電形の半導体基板上にゲート絶縁 膜を形成する第1の工程と、

前記ゲート絶縁膜上に下部電極を形成する第2の工程 と、

前記下部電極および前記ゲート電極両脇の前記半導体基 板表面が露出した所定の領域に第2導電形の不純物を導 入してソースおよびドレインを形成する第3の工程と、 前記下部電極上に保護膜を形成する第4の工程と、

2

前記保護膜および前記下部電極を含む前記半導体基板上 に高融点金属の膜を形成する第5の工程と、

前記半導体基板を加熱することで、前記高融点金属の膜 に接触している前記ソースおよびドレイン上にシリサイ ド層を形成する第6の工程と、

記下部電極を含む前記半導体基板上に絶縁膜を形成する 第7の工程と、

前記絶縁膜をエッチングして前記保護膜表面を露出させ る第8の工程と、

前記保護膜を選択的に除去して前記下部電極上部を露出 させる第9の工程と、

前記下部電極上部に接触し、前記ソースおよびドレイン の上の領域に延在した上部電極を形成して前記下部電極 と前記上部電極とからなるフローティングゲートを形成 20 する第10の工程と、

前記上部電極を覆うように分離絶縁膜を形成する第11 の工程と.

前記フローティングゲート上に前記分離絶縁膜を介して 制御ゲートを形成する第12の工程とを少なくとも備え たことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、フローティング ゲートを備えたメモリセルを有する半導体装置およびそ 30 の製造方法に関する。

[0002]

【従来の技術】従来の一般的なフラッシュメモリを、図 5を用いて説明する。図5において、(a) はフラッシ ュメモリの一部であるメモリセル部分を示す平面図であ る。また、(b)、(c)は断面図である。このフラッ シュメモリのメモリセルは、半導体基板501上にゲー ト絶縁膜502を介してフローティングゲート503が 形成されている。このフローティングゲートは、図5

(b) に示すように、その断面が「T」文字形に形成さ 40 れ、上部が横にせり出すように形成されている。このよ うな形状とすることで、フローティングゲート503の 容量を大きくしている。

【0003】また、半導体基板501のゲート絶縁膜5 02両脇には、ソース504およびドレイン505が形 成され、また、素子分離用の分離酸化膜506により領 域が区画され分離されている。また、フローティングゲ ート503上にはONO膜507を介して制御ゲート5 08が形成されている。この制御ゲート508がワード 線の一部となる。また、複数のフローティングゲート5 50 03 共通にソース504 およびドレイン505 が形成さ

れ、その共通に形成されたドレイン505がビット線の 一部として用いられている。

【0004】このフラッシュメモリは、図5に示すよう に、紙面横方向に分離酸化膜506で区画されたメモリ セルが複数配列している。また、紙面縦方向には、フロ ーティングゲート複数が配置され、それらで1つのメモ リセル列を構成している。そして、図5 (c) に示すよ うに、ビット線の一部として用いられている共通のドレ イン505より、1つのメモリセル端部において、コン タクト509を介してビット配線511に接続してい る。このビット配線511は、制御ゲート508上に層 間絶縁膜510を介して形成されている。

【0005】以上示したように、上述のフラッシュメモ リでは、複数のメモリセルに共通してソース・ドレイン を配置し、そのドレインをビット線の一部として用い、 ビット線に引き出すためのコンタクトを複数のメモリセ ルに1つ配置するようにした。このため、図5の紙面縦 方向にメモリセルの間隔を狭めることが可能となり、セ ルサイズの縮小化を図ることが可能となる。

#### [0006]

【発明が解決しようとする課題】ところで、例えばマイ コン混載用のフラッシュメモリでは、高速で動作するマ イコンに対応させるため、より高速な読み出しが要求さ れる。しかし、上述したように、複数個のメモリセルに ドレインを共通とし、その1カ所でコンタクトをとるセ ルアレイでは、ドレイン領域のシート抵抗が100Ω/ □もあるので、コンタクトから遠いメモリセルには大き なドレイン抵抗がつき、高速動作を阻害するという問題

【0007】この発明は、以上のような問題点を解消す るためになされたものであり、より高速に動作できるよ うにすることを目的とする。

#### [0008]

【課題を解決するための手段】この発明の半導体装置 は、第1導電形の半導体基板上にゲート絶縁膜を介して 周囲より絶縁されて形成されたフローティングゲート と、フローティングゲート上に分離絶縁膜を介して形成 された制御ゲートと、フローティングゲート両脇の半導 体基板に形成された第2導電形の不純物が導入されたソ ースおよびドレインと、ドレイン領域表面に形成された シリサイド層とから構成されたメモリセルを備えるよう にした。また、フローティングゲートが、ゲート絶縁膜 に接してゲート絶縁膜の幅に形成された下部電極と、下 部電極上に下部電極に接してソースおよびドレイン上の 領域にまで延在して形成された上部電極とから構成され ているようにした。また、加えて、ソース領域表面に形 成されたシリサイド層を備えるようにした。したがっ て、この半導体装置においては、フローティングゲート が配置されている所から離れたところにかけてのドレイ

造方法は、まず、第1導電形の半導体基板上にゲート絶 縁膜を形成し、ついで、ゲート絶縁膜上に下部電極を形 成し、ついで、下部電極およびゲート電極両脇の半導体 基板表面が露出した所定の領域に第2導電形の不純物を 導入してソースおよびドレインを形成し、ついで、下部 電極上に保護膜を形成する。次に、保護膜および下部電 極を含む半導体基板上に高融点金属の膜を形成し、つい で、半導体基板を加熱することで、高融点金属の膜に接 触しているソースおよびドレイン上にシリサイド層を形 10 成する。次に、高融点金属の膜を除去した後、保護膜お よび下部電極を含む半導体基板上に絶縁膜を形成し、つ いで、絶縁膜をエッチングして保護膜表面を露出させ、 ついで、保護膜を選択的に除去して下部電極上部を露出 させ、ついで、下部電極上部に接触してソースおよびド レインの上の領域に延在した上部電極を形成して下部電 極と上部電極とからなるフローティングゲートを形成す る。次に、上部電極を覆うように分離絶縁膜を形成し、 ついで、フローティングゲート上に分離絶縁膜を介して 制御ゲートを形成するようにした。したがって、このよ 20 うに製造したので、ソースおよびドレイン上にシリサイ ド層を形成するときに、下部電極上にはシリサイド層が 形成されない。また、フローティングゲートの上部がソ

#### [0009]

る。

【発明の実施の形態】以下この発明の実施の形態を図を 参照して説明する。図1は、この発明の実施の形態にお ける半導体装置の製造方法を示す説明図である。以下、 この発明の実施の形態における半導体装置に関して、そ の製造方法とともに説明する。まず、図1(a)に示す ように、半導体基板101上の素子分離領域102で区 画された領域に、次に示す構造体を形成する。これは、 メモリセルを構成するフローティングゲートを有するト ランジスタの一部であり、ゲート絶縁膜103上に形成 された下部電極104aと、下部電極104aの側壁に 形成されたサイドウォール105下の領域に形成された 低濃度領域106と、その低濃度領域106に連続して 形成された不純物領域であるソース107およびドレイ 40 ン108から構成されている。

ースおよびドレイン領域上に延在して形成されていて

も、ソースおよびドレイン上にシリサイド層が形成され

【0010】なお、下部電極104aは、ポリシリコン から構成されている。また、半導体基板101はたとえ ばp形であり、低濃度領域106はたとえばn形不純物 が低濃度に導入された領域であり、また、ソース107 およびドレイン108は、たとえばn形の不純物が導入 された領域である。そして、下部電極104a上に、シ リコン窒化物からなる保護膜109が形成された状態と しておく。下部電極104aは、例えばその電極材料か らなる膜を形成した後、公知のフォトリソグラフィ技術 ンの抵抗が低くなる。また、この発明の半導体装置の製 50 などによりパターニングすることで形成する。したがっ

て、その電極材料膜上にシリコン窒化物からなる絶縁膜を所定の膜厚に形成しておき、この後、上述したパターニングを行うようにすれば、図1 (a) に示すように、下部電極104a上に保護膜109が形成された状態が得られる。

【0011】また、サイドウォール105は、絶縁物から構成されている。このサイドウォール105は、よく知られているように、下部電極104aを形成した後、この上に絶縁膜を所定の厚さに形成し、ついで、垂直す方性を有するドライエッチングによりエッチバックラで、メモリセル形成領域周辺に形成される周辺回路領域においては、図1(a')に示すように、図1(a)における下部を104aをゲート電極104cとしたトランジスタが同時に形成されることになるが、この周辺回路領域においては、ゲート電極104c上に保護膜が形成されないようにする。すなわち、前述したシリコン窒化物からなる絶縁膜がこの領域には形成されないようにすればよい。

【0012】次に、図1(b)に示すように、半導体基板101上全域にコバルト膜110を形成する。このとき、図1(b))に示すように、周辺回路領域においても、コバルト膜110が形成される。そして、この状態で加熱するなどによりコバルト膜110に直接接触しているシリコンの領域をシリサイド化することで、図1

(c) に示すように、ソース107およびドレイン108表面にシリサイド層110aおよびシリサイド層110bを形成する。ここで、下部電極104a上には保護膜109があるのでシリサイド層は形成されないが、図1(c')に示すように、周辺回路領域におけるゲート電極104c上には保護膜がないのでシリサイド層110′が形成される。なお、図1(c')に示すように、ゲート電極104c両脇のソース107′およびドレイン108′表面にもシリサイド層110′が形成される。

【0013】次に、コバルト膜110を除去し(図1 (d), (d'))、この後、図1(e), (e')に示すように、半導体基板101上にシリコン酸化物からなる層間膜111を形成する。次に、図2(f)に示すように、化学的機械研磨法などにより、保護膜109表面が露出するまで層間膜111をエッチバックする。このとき、図2(f')に示すように、シリサイド層110。が上部に形成されているゲート電極104c上には、層間膜111が残っており、シリサイド層110、が露出していない。

【0014】次に、図2(g)に示すように、シリコン酸化物に対してシリコン窒化物を選択的にエッチングすることで、保護膜109を除去する。次に、図2(h)に示すように、保護膜109が除去されることで露出した下部電極104a表面を含む層間膜111上に、下部電極104aと同様の導電性材料であるポリシリコンか50

らなる導電性膜を形成し、これを部分的に除去することで、下部電極104a上の領域に下部電極104aに接触して上部電極104bを形成する。そして、それら下部電極104aと上部電極104bとでフローティングゲート104が形成される。これら図2(g)から図2(h)における工程の間、図2(g') および図2

6

(h') に示すように、周辺回路領域においては変化はない。

【0015】次に、図2(i)に示すように、フローティングゲート104を含む層間膜111上にONO膜112を形成する。このONO膜112は、シリコン窒化物からなる絶縁膜をシリコン酸化物からなる絶縁膜で挟んだ3層構造となっている。このとき、周辺回路領域においては、図2(i)に示すように、層間膜111上に、ONO膜112が形成された状態となる。次に、図2(j)に示すように、フローティングゲート104を跨ぐように制御ゲート113を形成する。この制御ゲート113は、図2の紙面に平行な方向に延在しているものである。なお、図2(j')に示すように、この制御ゲート113は、周辺回路領域上には形成されない。

【0016】そして、制御ゲート113を含む全域に層間膜114を形成した後、図3(a)に示すように、フローティングゲートおよび制御ゲートが形成されていない領域において、ドレイン108に続いて形成されている不純物領域108aに、シリサイド層110bを介して接続するコンタクト115を形成し、これに接続するビット配線116を形成する。なお、ソース107に続いて形成されている不純物領域107a上には、シリサイド層110aが形成されいる。この結果、図3

(a), (b)に示すように、このビット配線116 は、「コンタクト115」および「ドレイン108およ びこれに連続している不純物領域108a上にかけて形 成されているシリサイド層110b」を介し、フローテ ィングゲート104が形成されているトランジスタのド レイン108に接続することになる。

【0017】ここで、この実施の形態におけるメモリセルの等価回路を図4に示す。図4に示すように、点線で囲った領域401が1つのメモリセル列を構成している。また、ソースライン402とドレインライン403とが1つのメモリセル列の中で、複数のメモリトランジスタに共通に形成されている。ここで、この実施の形態においては、ソースライン402は、上述したソース107およびこれに連続している不純物領域107aで構成された共通ソースと、それらの上に形成されたシリサイド層110aで構成されることになる。また、同様に、ドレインライン403は、上述したドレイン108およびこれに連続している不純物領域108aで構成された共通ドレインと、それらの上に形成されたシリサイド層110bで構成されることになる。

【0018】したがって、シリサイド層110a,11

7

0 b が形成された共通ソース, 共通ドレインが、1つの メモリセル列の中で各トランジスタに共通に形成され、 ビット線の一部となっている。そして、そのビット線の 一部として用いているシリサイド層110a,110b のシート抵抗は5Ω/□程度と非常に低い。この結果、 この実施の形態のように、複数個のメモリセルでドレイ ンを共通とし、そのドレイン表面にシリサイド層を備え るようにすれば、そのドレイン領域上のシリサイド層の 1カ所でコンタクトをとるセルアレイとしても、コンタ クトから遠いメモリセルであっても大きなドレイン抵抗 10 ができる。 がつかず、高速動作を阻害するようなことがない。

#### [0019]

【発明の効果】以上説明したように、この発明では、第 1 導電形の半導体基板上にゲート絶縁膜を介して周囲よ り絶縁されて形成したフローティングゲートと、フロー ティングゲート上に分離絶縁膜を介して形成した制御ゲ ートと、フローティングゲート両脇の半導体基板に形成 した第2導電形の不純物が導入されたソースおよびドレ インと、ドレイン領域表面に形成したシリサイド層とか ら構成されたメモリセルを備えるようにした。また、フ ローティングゲートが、ゲート絶縁膜に接してゲート絶 縁膜の幅に形成した下部電極と、下部電極上に下部電極 に接してソースおよびドレイン上の領域にまで延在して 形成した上部電極とから構成するようにした。加えて、 ソース領域表面に形成されたシリサイド層を備えるよう にした。この結果、この発明によれば、たとえば、ソー スおよびドレインを共通として複数のメモリセルを配置 し、それら複数のメモリセルにおいて1カ所でドレイン コンタクトをとるように構成し、共通のドレインをビッ ト線の一部として用いるようにしても、コンタクトから 離れたメモリセルにおいてもドレイン抵抗による遅延が

抑制され、より高速動作に動作させることができるよう になる。また、共通のドレイン、ソースの抵抗を低くで きるので、より多くのメモリセルを束としたメモリセル アレイに対して、ビット線引き出しのためのコンタクト を1つとるようにでき、メモリセル形成領域の面積を小 さくできるようになる。また、この発明の半導体装置の 製造方法によれば、フローティングゲートの上部がソー スおよびドレイン領域上に延在して形成されていても、 ソースおよびドレイン上にシリサイド層を形成すること

8

#### 【図面の簡単な説明】

この発明の実施の形態における半導体装置の 製造方法を示す説明図である。

【図2】 図1に続く、この発明の実施の形態における 半導体装置の製造方法を示す説明図である。

この発明の実施の形態における半導体装置の 一部構成を示す断面図である。


【図4】 この発明の実施の形態における半導体装置の 構成を示す回路図である。

【図5】 従来の一般的なフラッシュメモリのメモリセ ルの構成を示す平面図と断面図である。


#### 【符号の説明】

101…半導体基板、102…素子分離領域、103… ゲート絶縁膜、104…フローティングゲート、104 a…下部電極、104b…上部電極、104c…ゲート 電極、105…サイドウォール、106…低濃度領域、 107…ソース、108…ドレイン、109…保護膜、 110…コバルト膜、110a, 110b, 110'… シリサイド層、111…層間膜、112…ONO膜、1 30 13…制御ゲート、114…層間膜、115…コンタク ト、116…ビット配線。

[図3]




【図4】



【図1】

【図2】



[図5]

